Съвременни памети

ЕлектроникаСтатииСп. Инженеринг ревю - брой 1, 2008

 

Паметите отдавна са задължителна част на електронните устройства за обработка и обмен на цифрови данни. Сред тях все по-важно става мястото на твърдотелните памети, които в продължение на десетилетия бяха почти изцяло полупроводникови, като биполярните постепенно бяха изместени от MOS транзисторите. Последните продължават да са основен градивен елемент, но вече има и други решения с добри перспективи за приложение. В статията се разглежда съвременното състояние на най-интересните твърдотелни памети, техните основни особености и се дават сведения за интегрални схеми и модули. Освен класическите статични памети с произволен достъп (SRAM), са разгледани бурно развиващите се динамични памети с повишено бързодействие, новостите в електрически изтриваемите постоянни памети (ЕЕPROM), NV SRAM, бързите флаш памети (Flash Memory) и най-новите фероелектрични и магниторезистивни памети.

Вместо увод

По принцип паметите са основният фактор, който определя максималната скорост на обмен на данни (Peak Bandwidth) PBW по системната шина на цифровите устройства. Тази скорост е равна на произведението nfD от разредността n на шината и честотата на обмен на данни (Data Transfer Rate) fD по всеки от нейните проводници. През 1990 г. най-бързите микропроцесори бяха с тактова честота 33 MHz, докато fD на тогавашните динамични памети с произволен достъп (DRAM) бе само 2 пъти по-малка (16 MHz). Следващите разновидности на DRAM включително на синхронните DRAM (SDRAM) бяха 4-5 пъти по-бавни от микропроцесорите. Появиха се ESDRAM, в които повишеното бързодействие се постига чрез вграждане на малка статична оперативна памет - Cache SRAM. Независимо от всички тези стъпки днес тактовата честота на микропроцесорите продължава да е в пъти по-голяма от fD на най-бързите памети. Поради това е естествено да се търсят технологични и структурни решения, които да ограничават до минимум забавянето на работата на устройствата поради паметите и да осигуряват достатъчно голям обем.

Класически SRAM

Терминът "статични" в наименованието им се дължи на неподвижното оставане на данните в клетките (Memory Cell), където са записани. Всяка клетка съхранява един разред и е реализирана с 4 (4-T Cell) или 6 (6-T Cell) MOS транзистора, което е основното ограничение за получаване на много голям обем на паметта. Обменът на данните (запис и четене) при асинхронните SRAM (Asynchronous SRAM) се прави в момента на подаване на съответната команда без да са необходими тактови импулси. При бавните асинхронни SRAM (Slow SRAM) времето за обмен е над 45 ns, което е основната причина за твърде малката им постояннотокова консумация. Обемът им е обикновено между 256 Kb и 16 Mb, а разредността е 8b, 16b и 32b. Характерни приложения са като буферни памети в устройства с батерийно захранване. Примери за такива памети са редове 1-3 на табл. 1.

Бързите асинхронни SRAM (Fast SRAM) са с време на обмен под 25 ns, което става за сметка на повишаване на консумацията и определя основни приложения в апаратури с мрежово захранване. Обемът им е между 4Kb и 32 Mb, а разредността – 1, 4, 8, 16 и 32 b. Примери за такива памети са в редове 4-7 на табл. 1.

При синхронните SRAM (Synchronous SRAM) освен команди са необходими и тактови импулси, като обменът на данни става по време на техния преден фронт (Rising Edge) или/и заден фронт (Falling Edge). Освен това при запис входните данни постъпват в регистър, където остават до използването или изтриването им. Най-старият и продължаващ да има голямо приложение вид са SRAM с единична скорост (Single Data Rate SRAM), при които обменът се прави само по време на предния фронт, т.е. на всеки тактов импулс се чете или записва едно число. В някои специфични приложения, например много компютърни системи, е желателно записът да се прави максимално бързо. За целта се използват пакетни SRAM (Burst SRAM), при които с една команда се записва пакет от числа (обикновено 2 или 4). За целта в паметта има брояч, който след записа на първото число прибавя 1 към адреса му, за да се осъществи запис на следващото число от пакета. Примери за такива памети са редове 8-11 на табл. 1.

В зависимост от начина на четене има два вида синхронни SRAM. В SRAM с непосредствен изход (Flowthrough SRAM) няма изходен регистър и при наличие на тактов импулс числото от избрания адрес се получава непосредствено на изходната шина. Пример за такава памет е даден на ред 12 в табл. 1. В SRAM с каскаден изход (Pipelined SRAM) има изходен регистър, в който числото се записва по време на един тактов импулс и се появява на изходната шина по време на следващия. Пример е даден на ред 13 на табл. 1.

За избягване на опасността от грешки е необходимо след четенето на данни да се остави интервал от един тактов импулс преди следващия запис. В мрежите това реално означава намаляване на скоростта на обмен на данни. Отстраняване на този недостатък се постига чрез използването на мрежови SRAM (Network SRAM, NoBL/ZBT SRAM), които работят без такъв интервал. Също за мрежи се използват NetRAM, които са с две изходни шини, по всяка от които може да се извършва обмен на данни независимо от другата. Пример за такава памет е ред 14 в табл. 1.

По-нататъшно увеличаване на бързодействието се постига чрез използване на синхронни SRAM с двойна скорост (Double Data Rate SRAM) DDR SRAM, чиято усложнена архитектура позволява в рамките на един тактов импулс да се записват или четат две числа (примери в редове 8-10 на табл. 1). Още по-бързи са синхронните SRAM с четворна скорост QDR SRAM (пример в ред 11 на табл. 1). Те работят на същия принцип, както DDR SRAM, но имат отделна входна и изходна шина, по всяка от които в рамките на един тактов импулс се обменят по 2 числа. Приложенията им, както и тези на DDR SRAM, са обикновено в сървъри и работни станции.

Динамични памети с повишено бързодействие

Добре известно предимство на класическите DRAM е използването на еднотранзисторни клетки, което ги определя като паметите с най-голям обем. И при тях е естествен стремежът за увеличаване на бързодействието, ефективна първа стъпка за което са синхронните DRAM с двойна скорост на обмен на данните и означение DDR SDRAM, понякога съкращавано на DDR или DDR1. Идеята на действието им е подобна на тази на DDR SRAM и се състои в обменянето на данни с външните устройства не само по време на предния фронт на тактовите импулси, а и по време на задния фронт (фиг. 1а). Структурата, реализираща тази идея, е дадена на фиг. 1б. Запомнящата част на паметта се състои от два еднакви блока MCell1 и MCell2, на които постъпват синхронизиращи импулси от управляващия блок (Controller, Core) C с честота на паметта (Memory Frequency) f0. Буферът I/O съдържа двуканален мултиплексор, който по време на предния фронт е в положение 1 и чрез едната вътрешна n-разредна шина IB осъществява връзка между MCell1 и външната шина OB. По време на задния фронт мултиплексорът е в положение 2 и през другата вътрешна шина блокът MCell2 се свързва с OB. Честотата fCLK на обмен на данни по IB (Bus Frequency) е равна на f0, което означава, че паметта има fD = 2f0. Често fD се нарича ефективна честота на обмен на данни (Effective Clock Rate). Следователно нейното удвояване спрямо SDRAM става чрез запазване на скоростта на обмен с клетките на паметта и удвояване на разредността на вътрешната шина. Често използваните стойности на n са 16, 32 и 64, а в някои сървъри – 128 и 256. Максималната скорост на обмен на данни между DDR и външната шина е PBW=2nf0. Допустимите стойности на fD и PBW заедно с означенията на DDR са установени от стандарта JESD79 на JEDEC, който се спазва от всички големи производители на памети.

Запомнящите клетки в DDR са по принцип същите както в SDRAM и също притежават параметъра забавяне (Latency). Той представлява необходимият брой импулси за изпълняване на една операция, задавани като тактова комбинация от вида a-b-c, наричана Timing. В нея "а" са импулсите за изтегляне на адреса на колоните (Column Address Strobe) CAS Latency или tCL, "b" са импулсите за следващите команди за четене или запис (RAS to CAS Delay) с означения tRCD и Trcd и "c" са тези до следващите команди за запис или четене с означения tRP или Trp. Стойностите на a, b и с може да са еднакви или различни, като обикновено са 2, 2.5 или 3. Някои производители дават като параметър само tCL, чиято стойност зависи от режима на работа на паметта. Това е причината за използване на параметъра средна скорост на обмен на данни (Average Bandwidth) ABW, по-малък от PBW. Отношението APW/PBW е т.нар коефициент на полезно действие на изходната шина (Bus Efficiency), специфично за всяка памет и със стойности около 70%.

Принципът за скъсяване на дължината на фронтовете на правоъгълни импулси и съответно увеличаване на честотата им чрез намаляване на тяхната амплитуда се използва и в DDR. Импулсите са в съответствие със стандарта SSTL_2, който е в сила за типично захранващо напрежение +2,5 V и са еднополярни с логически нива, разположени симетрично спрямо +1,25 V.

Корпусите на ИС на DDR обикновено са тип TSOP, чиято собствена индуктивност ограничава увеличаването на fD. Поради това все повече от новите DDR използват корпуси със сачмени изводи BGA и FBGA. Последните са с по-добри електрически характеристики и с около 30% по-добро охлаждане спрямо BGA, като същевременно осигуряват по-малки електромагнитни смущения между съседни памети.

В редове 1-2 на табл. 2 са дадени характерни примери на DDR SDRAM.

Усилията за повишаване на fD по технологичен път срещат много затруднения и не са достатъчни за удовлетворяване на изискванията от все по-голяма PBW. По тази причина през 2001 г се появи второто поколение DDR, означавано като DDR2, което чрез нов тип организация постига при дадена fCLK удвояване на PBW на спрямо DDR. Структурата на DDR2 е дадена на фиг. 2а. Тук запомнящата част се състои от 4 еднакви блока МСА1-МСА4, а вътрешната шина IB е с 4 пъти по-голяма разредност от изходната шина ОВ. Импулсите от управляващия блок С по неговата изходна шина СВ са с честота fCLK, а тези по IB – с честота fIB = 2fCLK (фиг. 2б). По време на фронтовете 1 на времедиаграмите се обменят данни с блока МСА1, по време на фронтовете 2 – с МСА2 и т.н. Удвояването на разредността на IB и честотата fIB спрямо DDR обуславя fD = 4fCLK. Стойностите на fD са 533, 667 и 800 MHz, т.е. fCLK е между 133 и 200 MHz, а максималната скорост е съответно 8.5, 10.6 и 12.8 GB/s. Възприетите означения са DDR2-ххх, като “ххх” отново е стойността на fD. Специфична особеност е намаленото в сравнение са DDR захранващо напрежение с типична стойност 1,5 V за входно-изходните блокове и 1,8 V за останалата част на паметите. Примери за DDR2 са дадени в редове 3-5 на табл. 2.

С отделни входна и изходна шина (аналогичен принцип, както QDR SRAM) са паметите QDR2, пример за които е даден в ред 6 на табл. 2.

През 2005 г. се появи третото поколение DDR3 SDRAM с означение DDR3-хххх, стойности на “хххх” 800, 1066, 1333 и 1600 и съответстващи максимални скорости 12.8, 17.1, 21.3 и 25.6 GB/s. Обемът на тези памети вече достигна 1 Gb, а захранващото им напрежение е намалено до 1,5 V, което води до понижаване на постояннотоковата консумация с около 30% спрямо DDR2. Структурата на DDR3 представлява по-нататъшно развитие на тази на DDR2, блоковете МСА (вж. фиг. 2а) са вече 8, което означава честота на изходните данни fD = 8fCLK. Пример за DDR3 е даден в последния ред на табл. 2.

Обикновено обемът на една ИС памет не е достатъчен за работата на дадено устройство. Поради това на пазара обикновено се предлагат модули, представляващи набор от еднакви ИС върху една печатна платка. Техният брой е 8, 16, 24 или 32 при памети без 9-и бит за проверка във всеки байт (Non-ECC Module) или 9, 18, 27 или 36 при наличие на бит за проверка (ECC Module). Организацията им е в съответствие с класическите принципи за разширение на паметта, като ИС могат да са групирани в 1, 2 или 4 реда (Row, Rank) и във всеки момент от времето може да работи само един от тях (това се осигурява от контролера на модула). Тактовата комбинация на модулите е от вида a-b-c-d, като a, b и с са аналогични на тези при ИС, а "d" е минималният брой импулси за обмен на данни с един ред и се означава с tRAS и Tras. При ползването на каталози трябва да се има предвид, че някои фирми дават поредицата във вида a-b-d-c.

Броят на изводите на модулите има стойности в съответствие със стандарта JESD79. Част от модулите са от типа DIMM (Dual In line Memory Module), което означава, че външната им шина е 64-разредна при брой на изводите 144, 168, 184, 200 и 240. Подобни, но с приблизително 2 пъти по-малки размери са модулите SODIMM (Small Outline DIMM), които са със 72, 100, 144 или 200 извода, а първите два имат 32-разредна шина.

В зависимост от вида на външната шина има небуферирани модули без регистър в края й и буферирани модули с такъв регистър.

EEPROM

Тези електрически изтриваеми постоянни памети са създадени през 1983 г. от Intel и съдържанието им при нужда може да се променя с помощта на електрически импулси. Обемът им е между 1 Kb и 4 Mb, като клетките представляват MOS транзистор с плаващ гейт. Записът на "1" означава натрупване на електрически заряд под гейта, който се запазва между 10 и 200 г. в зависимост от конкретния тип ИС. Изтриването представлява изтегляне на заряда чрез импулс и в клетката остава "0". Смяната на съдържанието в процеса на експлоатация се налага рядко и обикновено не е необходимо да се прави бързо. Поради това за осигуряване на малки размери и ниска цена на ИС значително по-разпространени са паметите с последователен извод (Serial Bus) за запис и четене, означавани като Serial EEPROM и използващи някой от протоколите за сериен обмен на данни (2-проводен интерфейс I2C и 3-проводни интерфейси Microwire и SPI). Примери за такива памети са в редове 1-6 на табл. 3.

Значително по-малко са EEPROM с паралелен запис и четене по обща входно-изходна шина, които обикновено са и с по-голям обем. Нарасналият брой на изводите е за сметка на много по-голямата скорост на обмен на данни. Пример за такава памет, чийто обем определя 18-разредната й адресна шина, е даден в последния ред на табл. 3.

NV SRAM

Прекъсването на захранващото напрежение на SRAM означава загуба на записаните в нея данни. Този факт може да има сериозни последици и избягването му, особено в индустриалните системи, е наложително. Затова появилите се преди 20 години SRAM със запазване на съдържанието (Non Volatile SRAM) продължават да имат своето важно място. Освен SRAM те съдържат EEPROM, управляващ блок и батерия или акумулатор. Батериите са литиеви и осигуряват просто и евтино захранване. С тях NV SRAM могат да работят нормално най-малко 10 години, което предвид бързото морално остаряване на електронните устройства е напълно достатъчно. Недостатък е невъзможността да се осигури този срок при памети със значителна консумация. Този проблем не съществува при използването на акумулатори, което позволява увеличаване на обема, а експлоатационният срок нараства. Например при подобна NV SRAM на Maxim той достига 60 години. Зареждането на акумулатора става автоматично от вграден в ИС стабилизатор, когато й се подаде захранващо напрежение. Зареденият акумулатор осигурява съхранение на данните около 3 г. При намаляване на захранващото напрежение на паметта под определена стойност (VTP или Vswitch) управляващият блок за няколко десетки ms прехвърля данните във вградената EEPROM, където те не могат да се променят (записът в този режим е забранен) и същевременно осигурява захранването й от батерията. След възстановяване на външното захранване данните автоматично се връщат в SRAM и се осигурява нормалното действие на паметта.

Обемът на NV SRAM обикновено е между 16 Kb и 16 Mb, а записът и изтриването се правят дума по дума, като времето на четене и запис на всяка от тях е между 25 и 100 ns. Броят на циклите запис-триене (Endurance) е 105 - 106. В табл. 4 са дадени примери за ИС на NV SRAM.

Флаш памети

Те са разновидност на NV SRAM, като всяка клетка също е NMOS транзистор с плаващ гейт (FG), но към него е прибавен още един управляващ гейт CG. Идея за структурата и свързването на транзистора е дадена на фиг. 3. При липса на електрически заряд върху FG тя практически не влияе на работата на транзистора. За прочитане на дума се подава положително напрежение на съответния ред и на CG на свързаните към него транзистори. Те се отпушват и протича ток от съответната колона към маса, което означава, че в клетката има лог. 1. Например това е състоянието на всички клетки в паметта при липса на запис. Осъществяването му означава привеждане на част от клетките в състояние на лог. 0. За целта на D и CG спрямо маса се подава положително напрежение и върху FG се натрупва електрически заряд. Поради него FG действа като екран и напрежението на отпушване на транзистора нараства. Сега подаването на положително напрежение на реда го оставя запушен и няма ток от колоната към маса – в клетката е записана лог. 0. За изтриване на записа зарядът от FG трябва да се изтегли, което се постига чрез положително напрежение на D и нулево на CG.

В зависимост от начина на замасяване на S съществуват два вида флаш памети. Първият са NOR, създадени от Toshiba през 1984 г., в които S на всяка клетка е отделно замасен. Това означава успоредно свързване на клетките спрямо колоната и позволява самостоятелен запис и четене във всяка от тях, т.е. може да се работи с една или с друга клетка, което е аналогично на действието на логическите елементи NOR. Това действие е основното предимство на паметите NOR, което позволява използването им като класически RAM и за заместване на ROM. Същевременно скоростта на четене е голяма и достига до 100 MB/s. Изтриването се ускорява като се прави наведнъж за група от клетки (сегмент, блок). Недостатък на паметите NOR е сравнително голямата площ на клетките, която ограничава обема им до около 1 Gb (минимална стойност 16 Mb) и е предпоставка за по-висока цена. Освен това скоростта на запис е сравнително малка, а времето за изтриване – твърде голямо. Броят цикли запис-изтриване е от порядъка на 105, след което натрупваният заряд върху FG намалява и записът и четенето са съпроводени от грешки. Примери за NOR памети са дадени в редове 1-3 на табл. 5.

Вторият вид са паметите NAND, създадени също от Toshiba. При тях 8 транзистора са свързани последователно и действието им наподобява това на логически елемент NAND. Замасен е само S последния транзистор, което определя поведение като логически елемент NAND, по-малка площ на всяка клетка, по-голям обем на паметта (обикновено от 128 Mb до 16 Gb) и по-ниска цена на разред. Четенето се извършва на пакети с обем между 512 В и 2 КВ и е няколко пъти по-бавно в сравнение с паметите NOR. Записът се извършва в същите пакети, като скоростта е средно десетина пъти по-голяма от паметите NOR. Още по-бързо (няколко стотици пъти) е изтриването, тъй като се прави едновременно на 32 или 64 пакета. Този начин на четене, запис и изтриване е подобен на възприетия при твърдите дискове. Поради това, както и благодарение на бързо увеличаващия се максимален обем на паметите NAND, едно от големите им приложения е замяната на твърди дискове. Важно предимство на част от тези памети е увеличеният до 106 брой на циклите запис-изтриване. В редове 4-6 на табл. 5 са дадени основните параметри на такива памети.

В зависимост от начина на запис и четене има 2 вида бързи памети, което е отразено в колона "Тип" на табл. 5. Паралелните флаш памети (Parallel Flash) обикновено са с малки сектори (между 64 и 256В) и обем от 256 Kb до 4 Mb, като се използват за запис на програми, кодове и данни. Последователните флаш памети (Serial Flash) са с по-голям обем, започващ от 512 Kb и работят с някой от известните интерфейси.

Интересно е да се отбележи, че докато обемът продажби през 2007 г на NOR и NAND е по около 10 милиарда USD, през 2011 г. се очаква той да се запази за NOR и да се увеличи 4 пъти за NAND. Сред последните новости е създаденият от Toshiba лабораторeн модел на клетка за технология 10 nm.

Фероелектрични памети FRAM

Появяват се на пазара през 1999 г. и също представляват разновидност на NV SRAM. Структурата на клетките им е подобна на кондензатор с диелектрик от ферокристал (твърд разтвор на PbTiO3 и PbZrO3), последователно с който е свързан NMOS транзистор. За запис на лог. 0 транзисторът се отпушва, през него на кондензатора се подава постоянно напрежение около 1,5 V с определена полярност и диполите на кристала се подреждат в една посока. Записът на лог. 1 е аналогичен, но напрежението е с обратна полярност и диполите са в противоположна посока. И в двата случая подредбата се запазва след премахване на напрежението, т.е. в клетката се запомня съответният разред. За четене транзисторът също се отпушва и когато в клетката има лог. 0 на шината за данни се получава малък електрически заряд и съответно малко напрежение. При записана лог. 1 зарядът и напрежението са значително по-големи. Важна особеност е, че при четенето на "1" тя се губи (диполите се завъртат в положение, съответстващо на "0") и трябва да се възстанови. Времето на съхраняване на записа е между 10 и 45 години.

Основните предимства на FRAM са поне няколко пъти по-малкото време на четене в сравнение с флаш паметите, около 1000 пъти по-малкото време на запис, работата с десетина пъти по-малко напрежение и несравнимо по-големият брой цикли запис-изтриване (между 1010 и 1014). Освен това не е необходимо захранващо напрежение за съхраняване на записа, както при NV SRAM.

Съвременните приложения на FRAM са както като самостоятелно използване, така и за вграждане в други ИС. Самостоятелни ИС с паралелен интерфейс се произвеждат от Ramtron (например FM18L08 с обем 256 Kb), и Fujitsu, (напр. MB85R256 с обем256 Kb). Същите фирми предлагат и памети с последователен интерфейс – например FM25640 (64 Kb) и MB85RS256 (256 Kb). Значително по-голямо е приложението за вграждане. Такива са ИС на таймери, например DS32B35 и DS32C35 на Maxim, съдържащи FRAM с обем съответно 2 и 8 КВ. По-нататъшно развитие са ИС, които освен таймер и FRAM имат и други блокове, необходими за работата на микропроцесорите. Пример са сериите с последователен интерфейс FM31xx и FM32xx на Ramtron, където “хх” е обемът в Kb (между 4 и 256). В микроконтролери също се вграждат FRAM – VRS51L3072 на Ramtron съдържа такава памет с обем 2 КВ и микроконтролер тип 8051. Още по-голяма област на приложение са контактните и безконтактни смарт карти. Примери са MB89R119, MB94R215B и MB89R079 на Fujitsu.

Магниторезистивни памети MRAM

Запомнянето на един разред чрез намагнитване или не на подходящ материал бе използвано в продължение на десетилетия във феритните памети на първите поколения компютри. Записът в твърдите дискове се правеше под формата на малки магнитчета, докато четенето използваше т. нар. анизотропен магниторезистивен ефект (AMR Effect) - промяна с няколко процента на електрическото съпротивление на определени материали при поставянето им в достатъчно силно магнитно поле. За увеличаване на обема на дисковете, както и за създаването на ИС на памети са необходими много малки магнитчета, които предизвикват невъзможна за регистриране промяна на съпротивлението. Нещата коренно се промениха с откриването през 1988 г. на гигантския магниторезистивен ефект (GMR Effect), при който промяната на съпротивлението достига 15%. Действието му се основава на въртенето (спин) на електроните около оста им, което създава магнитно поле. Когато полето на намагнитен материал съвпада с това на свободните електрони в него, подвижността им е голяма и определя малко съпротивление на материала. Намагнитването му в обратна посока намалява подвижността и съпротивлението е по-голямо. Значителната промяна на съпротивлението позволява регистрирането на полета от по-малки магнити, т.е. създаването на памети с повишен обем на единица площ.

Идея за структурата на една клетка на памет, използваща GMR ефекта, е дадена на фиг. 4, като А е постоянен магнит, В е проводящ немагнитен материал и С е магнитно мек материал. Дебелината на всеки от материалите е 3-6 nm. По време на записа на лог. 1 материалът С се намагнитва в същата посока, както А (фиг. 4а), а за записа на лог. 0 - в обратна посока (фиг. 4б). При четене се подава напрежение на структурата и последователно свързания с нея NMOS транзистор, който регистрира наличието (фиг. 4а) или липсата (фиг. 4б) на ток. Този принцип се използва от десетина години в твърдите дискове, благодарение на което обемът им рязко нарасна. Пред 2001 г. бе създаден първият лабораторен образец на ИС на MRAM, а от 2004 г. Freescale има редовно производство на паметите MR0A16A, MR1A16С и MR2A16A с обем съответно 1Mb, 2Mb и 4Mb при бързодействие 35 ns и максимален работен температурен обхват от -40 до +105°С, като времето на съхранение на данните е 20 години.

Предимствата на MRAM са запазването на съдържанието при изключване на захранващото напрежение, бързодействието като на SRAM и възможностите за достигане на обема на DRAM. Освен това те не се влияят от радиация, за разлика от полупроводниковите памети.

Още по-голяма промяна (около 60%) на електрическото съпротивление се получава при тунелния магниторезестивен ефект (TMR Effect), което означава възможност за по-нататъшно намаляване на размера на клетките. Структурата и действието им е подобно, но материалът В е изолационен, а протичането на ток се дължи на специфичен тунелен ефект. Засега няма редовно производство на памети, използващи този ефект.

Стефан Куцаров




Новият брой 8/2017

брой 8-2017

ВСИЧКИ СТАТИИ | АРХИВ

ЕКСКЛУЗИВНО

Top