ZigBee безжични комуникационни мрежи

ЕлектроникаСтатииСп. Инженеринг ревю - брой 7, 2005

Част 2 - специализирани ИС, модули и сензори, развойни китове и приложения

Стефан Куцаров

В първата част на материала (Инженеринг ревю 6/2005) бяха разгледани са особеностите на стандарта IEEE802.15.4, основаващата се на него технология ZigBee и бе изяснен принципът на действие и основните параметри на специализираните интегрални схеми (ICZB) за технологията. Настоящата статия е посветена на структурата на предлаганите на пазара ICZB, на модули и сензори за ZigBee мрежи, на китовете за разработка на ZigBee устройства и примерните приложения.

Интегрални схеми

В момента 9 фирми произвеждат ICZB с основни параметри, дадени в табл.1. На фиг. 1 е дадена опростената блокова схема на СС2420, а параметрите са в колона 2. Определянето на канала от честотния обхват, в който ще работи схемата, се извършва по програмен път. На фигурата са показани само част от нейните 48 извода. При използване на несиметрична антена, свързвана към точка А, трябва да се осигури съгласуването й с диференциалния вход (изводи RF_P и RF_N) чрез дадените на фигурата бобини и кондензатори. За избягването им може към входа да се свърже полувълнов вибратор с дължина l[cm]=14250/(Fc[MHz]), където Fc е честотата на канала. Антенният превключвател T/R свързва входа към малошумящия усилвател LNA в режим на приемане и към изхода на усилвателя на мощност РА при предаване. Приемната високочестотна част освен LNA съдържа два еднакви приемни смесителя MIXIR и MIXQR, на чиито изходи се получават сигнали (дефазирани на 90° един спрямо друг, тъй като приеманият сигнал е с квадратурна модулация) с междинна честота 2 MHz. Следват междинночестотните усилватели IFAI и IFAQ с автоматично регулиране на усилването AGC. То гарантира нормалната работа на аналоговоцифровите преобразуватели ADCI и ADCQ, като им осигурява практически неизменно входно напрежение при промяна на мощността на сигнала във входа между 0 и -100 dBm. Изходните цифрови сигнали на ADCI и ADCQ постъпват в цифровия демодулатор DDEM, който е част от модема на интегралната схема. Освен частта си за изпълняване на функцията на детектор той съдържа блок за измерване на амплитудата на сигнала RSSI, осигуряващ от своя страна необходимия сигнал за AGC. Данните от DDEM постъпват в цифровия интерфейс DI, където се записват в приемна памет тип FIFO. По своята същност DI е входно-изходен блок, който свързва интегралната схема с управляващия я микроконтролер посредством интерфейс, съвместим с SPI. Логическите нива са CMOS и се определят от захранващото напрежение между извод DVDD3.3 и цифровата маса DGND. Изборът на интегралната схема се прави чрез ниско активно ниво на вход CSn, тактовите импулси постъпват на SCLK, входните данни – на SI (въвеждат се в DI по време на положителните фронтове на тактовите импулси) и изходните данни се получават на SO по време на отрицателните фронтове. За улеснение на приложенията на интегралната схема в блока е вградена RAM с обем 368В, достъпна чрез интерфейса.

Данните за предаване също постъпват чрез интерфейса SPI и се записват в предавателна памет FIFO на блока DI. От него те се прехвърлят в цифровия модулатор DMOD, който е част от модема на интегралната схема и има две основни функции. Първата е да осигури изисквания от стандарта спектър DSSS. За целта всеки байт, постъпващ на входа му от DI, се разделя на два 4-разредни символа, а всеки от тях се превръща в 32-разредно число. Именно поради това скоростта на предаване на данните от 250 kbps се превръща в скорост на предаване в радиоканала 2 MChips/s (вж. табл. 1). Втората функция на DMOD е да осъществи също изискваната от стандарта модулация O-QPSK на 32-разредните числа.

Предавателната високочестотна част има два цифрови входа I и Q, сигналите от които чрез цифровоаналоговите преобразуватели DACI и DACQ се превръщат в аналогови. Следват нискочестотните филтри LPFI и LPFQ, предавателните смесители MIXIT и MIXQT и споменатият високочестотен усилвател РА. Изходната мощност на последния може да има 8 стойности между –25 и 0 dBm. Дефазираните на 90° синусоидални напрежения с честота fo = Fc – 2 MHz, необходими за работата на предавателните смесители, се осигуряват от синтезатора FS. Честотата на неговия генератор управляван с напрежение VCO може да се променя между 4800 и 4966 MHz и се дели на 2 при разделяне на изходното му напрежение на съставящи I и Q. Работата на FS се осигурява от кварцов генератор – блок XOSC с външен кварцов резонатор за 16 MHz. Възможна е работа на интегралната схема и с външен генератор с честота 16 MHz.

За захранване на блоковете на интегралната схема без DI се използва вграденият стабилизатор BIAS, който осигурява напрежение 1,8 V на извод VREG_OUT. Последният се свързва към 15 извода на интегралната схема (не са показани на фиг. 1) за захранване на различните й блокове. Разрешението за работа на BIAS е чрез активно ниво на вход VREG_EN. При изключване на блока в режим очакване (Sleep) консумираният ток от интегралната схема намалява на 1 mA.

Схемата ЕМ260 (параметри в колона 3 на табл. 1) бе представена през юни 2005 г. като първия мрежов процесор за ZigBee, тъй като има вграден специализиран микронтролер и достатъчна памет за осигуряване на работата на техническото осигуряване на ZigBee. Независимо от това е необходим и външен микроконтролер (между 8- и 32-разреден). За увеличаване на обхвата е възможно външно свързване на малошумящ усилвател и/или усилвател на мощност.

Друга интегрална схема е СХ1540 с подобна структура на СС2420 и основни параметри в колона 4 на табл. 1. Същата схема се произвежда и от фирмата OKI с означение ML7065. Най-важните й изводи и типична схема на свързване са дадени на фиг. 2, като с В е означен съгласуващ трансформатор (Balun). Обменът на данни с външни устройства става чрез 7-проводния интерфейс SCI, който позволява работа с какъвто и да е микроконтролер или микропроцесор. Освен класическите входове за данни SDIN и тактови импулси SCLK и изход за данни SDO има вход SCEN1 за включване на блока за програмно осигуряване с индикаторен изход SINT1 за състоянието му и аналогичен вход SCEN2 и изход SINT2 на управляващия блок. Чрез подходящи логически нива на изводи MODE1, MODE2 и MODE3 се задава един от четирите възможни режима на обмен на данни - започване от младшия или старшия им разред с или без тактови импулси на изход CLKOUT. Предвиден е и специален режим за проверка на работата на ИС. Особеност е липсата на постояннотоков стабилизатор в ИС и наличието на 7 извода на постояннотоково захранване на различните блокове (на фиг. 2 е показан само VDD_RF за част от блоковете на високочестотната част).

Следващите две интегрални схеми са МС13192 и МС13193 (параметри в колона 5) с единствена разлика между тях, че в паметта на втората е записан и протокола ZigBee за връзка с външни 8-разредни микроконтролери от серията HCS08. Структурата на схемите има няколко съществени различия от дадената на фиг. 1, част от които се виждат от опростената схема на свързване на фиг. 3. Първото са отделните вход на приемника и изход на предавателя, което изисква външен антенен превключвател (mPG2012TK-E2), управляван от микроконтроле




Top