MOS транзистори с интегрирани драйвери - DrMOS

ПОДОБНИ СТАТИИ

Защитни лакови покрития за автомобилна електроника – част I

Технологични новости при техническите пружини

Трансформаторът отива в историята

СТАРТ ИНЖЕНЕРИНГ АД реализира успешно иновативен проект в СПСОВ "Кубратово" - СОФИЙСКА ВОДА АД

IDT, Грег Уотърс: Планираме да се разрастваме в България

Интегрални схеми за комуникации по електрозахранващата мрежа

Намаляването на размерите и теглото, заедно с понижаване на консумираната енергия, е сред основните изисквания към електронните устройства в телекомуникациите, индустрията и бита. И тъй като почти всички те съдържат ключови стабилизатори, тези изисквания важат особено силно за тях. Това определя стремежа на конструкторите да увеличават коефициента им на полезно действие и да се стремят дадена разсейвана мощност от стабилизатора да бъде постигната с по-малък негов обем. Както е добре известно, един от ефективните начини за последното е увеличаване на работната честота на стабилизаторите. Съществен принос в постигането на тези цели има съчетаването в рамките на една интегрална схема (ИС) на мощните MOS транзистори с техните драйвери. На този сравнително нов тип ИС с добилото популярност наименование DrMOS (от Driver and MOSFET Module) е посветена статията.

Изискванията на Intel
Създадени първоначално за стационарни компютърни системи, днес те се използват и за ключови стабилизатори на сървъри, преносими компютри и комуникационни системи. Спецификацията се основава на факта, че развитието на съвременните микропроцесори се характеризира с непрекъснато намаляване на захранващото напрежение и увеличаване на необходимия ток за тяхната работа, което трябва да бъде осигурено от захранващите ги ключови стабилизатори. От последните се изисква типично постоянно напрежение около 1 V и токове, често значително надхвърлящи 50 А, както и вече споменатото намаляване на габаритите и увеличаване на работната честота. Тези стабилизатори практически винаги са понижаващи и синхронни и след постигнатата през годините оптимизация на параметрите на техните мощни транзистори, за по-нататъшно подобряване на характеристиките им е необходимо използването на DrMOS.

Според първия вариант на изискванията DrMOS Specifications Rev.1.0 от ноември 2004 г. стабилизаторите трябва да имат работна честота над няколко стотици kHz с максимална стойност поне 1 MHz. Входното им напрежение трябва да е между 5 и 16 V, като тенденцията е да се намали под 12 V. За изходното напрежение се препоръчва да е между 0,5 и 1,5 V, като при стойности под 1 V входното трябва да е под 12 V. Изходният ток трябва да е не по-малък от 25 А при работна честота 1 MHz, като при по-ниски нейни стойности стабилизаторите трябва да осигуряват по-голям ток. От корпусите на DrMOS се изисква да имат фиксирани габарити 8x8 mm. Максималната разсейвана мощност при 1 MHz и ток 25 А трябва да е около 3 W.

На фиг. 1 е дадена предлаганата от Intel обща структура на DrMOS, като някои от изводите не са задължителни, а в случай че са налични и не се използват, трябва да се оставят свободни или замасяват. Освен това няма ограничения производителите да поставят и други изводи. Масата за управляващите сигнали (Control Signal Ground) е CGND, а тази на силовата част (Power Ground) e PGND. Входното постоянно захранващо напрежение се подава на VIN, а изходното се получава на VSWH. Последното се означава и като Phase Output/Switch Output, тъй като DrMOS могат да се използват в едно- и многофазни стабилизатори. Захранването на ИС е от друго напрежение (Control Input Voltage) VCIN, а гейтът на "долния" MOS транзистор LS - от VGIN (Lower Gate Supply Voltage). Входът DLGC е за избор на напрежението на гейтовете (Gate Drive Voltage Select), а PWM е вход за управление чрез импулси с ШИМ. При логическа 0 на този вход се отпушва LS, а HS е запушен, докато при логическа 1 става обратното. Ако входът не е свързан, двата транзистора са запушени. За изключване на ИС чрез лог. 0 е входът DISBL – Disable Signal (Active Low). Между извод BOOT (Bootstrap Pin) и VSWH може да се свърже кондензатор, ако транзисторът HS изисква по-голямо напрежение от приложеното на VIN. Три извода се поставят опционално: THDN е за индикация, че ИС е изключена поради прегряване (Thermal Shutdown/Switching Indicator), CS+V е аналогов за задействане на максималнотокова защита (Current Sense), като грешката при това задействане трябва да е под ±10%, REG5V е изход от линеен стабилизатор за захранване на външни схеми с +5 V и максимален ток 10 mA. Изводите GL и GH са от гейтовете съответно на LS и HS и предназначението им е външно управление на транзисторите освен осигуреното от вградените драйвери. В спецификацията на Intel е и използването на корпус с 56 извода.

През 2007 г. е публикувана версия 3.0 на спецификацията, според която DrMOS са в корпус QFN с 40 извода и габарити 6x6 mm. Сред изискванията са разсейваната мощност да не надхвърля 6 W при входно напрежение 12 V, изходно напрежение и ток съответно 1 V и 25 А, и работна честота между 300 kHz и 1 MHz. Поради това тази версия добива значително по-голяма популярност при реализацията на ключови стабилизатори в компютърни системи и телекомуникационни устройства. Последната разновидност е Rev.4.0, с чиито изисквания се съобразяват най-новите разработки и която запазва корпуса от Rev.3.0.

Принцип на реализация
За подобряване на параметрите на синхронните ключови понижаващи стабилизатори са правени много изменения в елементите и връзките им, сред които най-съществените са оптимизация на транзистора HS за получаване на минимално време на превключване, оптимизация на LS за минимално съпротивление в отпушено състояние RDS(ON) и добавяне в неговата структура на Шотки диод. По-нататъшните подобрения на параметрите, и на първо място увеличаването на работната честота, са свързани с изискването за намаляване на паразитните индуктивности и съпротивления на свързващите проводници на входа на стабилизатора (пистите, платката и изводите на транзисторите). Например паразитна индуктивност от 5 nH при 500 kHz има съпротивление около 15 mW, което значително надхвърля RDS(ON) на транзисторите (минималните им съпротивления вече наближават 1 mW). На фиг. 2 са показани паразитните индуктивности, като LT са тези на свързващите проводници и пътечките на печатната платка, LS е индуктивността на сорсовете на двата транзистора и LOUT – на изходния проводник. Очевидният начин за намаляването им е скъсяване на свързващите проводници и елиминиране на пътечките на платката чрез вграждане на драйверите HSDr и LSDr в ИС заедно с MOS транзисторите. Освен това са взети мерки за подходяща конструкция на корпуса на ИС, позволяваща максимално близко монтиране на външните кондензатори.

Важен резултат от увеличаването на работната честота е намаляването на индуктивността и съответно размерите и теглото на бобината на стабилизаторите. Например при честота 300 kHz масово използвана е бобина с около 0,4 mH и габарити 11x11 mm, докато при повишаване на честотата на 500 kHz габаритите й са 10x7 mm. По-малката индуктивност означава, че бобината е и с по-малко постояннотоково съпротивление, което е допълнително предимство и има принос за увеличаване на к. п. д. на стабилизатора. Напрежението на драйверите според Rev.4.0 трябва да е в тесни граници около 5 V, което позволява допълнително оптимизиране на параметрите на MOS транзисторите. Независимо от това предлаганите на пазара ИС на DrMOS обикновено могат да работят в значително по-широк обхват на VDRV, но това леко отдалечава MOS транзисторите от техните най-добри параметри и съответно малко влошава тези на ИС. За намаляване на разсейваната мощност по време на превключване на MOS транзисторите те са с малки прагови напрежения. За свеждане до минимум на времето на превключване на LS неговият драйвер обикновено може да осигурява импулсни токове няколко ампера. Захранващото напрежение VCIN на драйверите се следи от блок, който изключва двата MOS транзистора при намаляването му под определена граница. Интересна особеност е, че в рамките на ИС всеки MOS транзистор и двата драйвера представляват отделни блокове и са монтирани на самостоятелни охлаждащи плоскости с различни температури. И трите се следят, като топлинната защита изключва ИС, когато температурата на една от тях надхвърли максимално допустимата (останалите може да са със значително по-ниска температура).

Като пример на фиг. 3 е показано устройството на ИС, което съответства на общите принципи, дефинирани от Intel и включва транзистора HS MOSFET (VIN от фиг. 1), двата драйвера (Driver IC) (CGND от фиг. 1) и транзистора LS MOSFET (VSWH от фиг. 1). За по-лесно топлоотдаване, т. е. за намаляване на топлинното съпротивление на ИС в новите безизводни корпуси, дрейновете на MOS транзисторите обикновено се свързват непосредствено към съответстващите площадки на изводите. Например конкретна съвременна ИС при изходен ток 18 А има температура на най-нагретия чип само със 7 °С по-висока от околната. Добре е да се има предвид, че в документацията си много производители вместо "интегрални схеми" наричат DrMOS "модули" (Multi-Chip Module, MCM), тъй като реално в корпуса има 3 чипа.

Устройство на ИС
Независимо, че производителите спазват спецификацията на Intel, в структурата на техните ИС винаги има специфични особености и блокове. За изясняване на устройството им на фиг. 4 е дадена структурата на една от най-новите ИС ZSPM9060, която е на пазара от края на 2012 г. Предназначението на изводите VIN, GH, GL, PGND, PWM, CGND, VCIN, BOOT и WSCH е както в схемата на фиг. 1, докато извод THWN# съответства на THDN от фиг. 1. Изводи GH и GL се използват основно за производствени тестове на ИС, а при нормалната й работа се оставят свободни. За улеснение на свързването на ИС в сравнение с фиг. 1 е прибавен извод PHASE, който дублира VSWH. Резисторите по 30 kW между гейта и сорса на MOS транзисторите осигуряват нулево напрежение между тези електроди и съответно запушване на транзисторите при липса на управляващо напрежение от блоковете GH Logic и GL Logic и същевременно не позволяват паразитно включване на транзисторите по време на плавното увеличаване на VIN при включването на ИС. Буферите на входовете на MOS транзисторите осигуряват подходящо напрежение и достатъчен ток за отпушването им, като този за транзистора HS се захранва от стъпалото Level Shift, което чрез външно подаване на напрежение на извод BOOT осигурява при определени свързвания необходимото по-голямо напрежение на гейта в сравнение с транзистора LS. Когато извод BOOT не се използва, захранването на буфера за HS се осигурява чрез Шотки диода DBoot от външно постоянно положително напрежение, подавано на извод VDRV. Същото напрежение захранва и буфера на транзистора LS. Диодът се запушва при свързан извод BOOT, защото напрежението на него е по-голямо от това на VDRV.

Блокът Dead Time Control е задължителен за нормалното превключване на HS и LS (както във всеки синхронен стабилизатор) – при отпушен LS и запушен HS трябва най-напред да се запуши LS и тогава да се отпуши HS, тъй като в противен случай за кратко време VIN ще се свърже към PGND през двата отпушени транзистора, което реално е късо съединение. Аналогично е положението при запушен LS и отпушен HS - най-напред трябва да се запуши HS.

Блокът Temp Sense следи едновременно (както вече споменахме) температурата на трите чипа на ИС и при превишаването й в един от тях (150 °С в конкретната ИС) отпушва MOS транзистора с отворен дрейн, с което на извод THWH# (Thermal Warning Flag) се получава лог. 0, тъй като изводът чрез външен резистор е свързан към VCIN. При намаляване на температурата под дадена стойност (135 °С в конкретната ИС) транзисторът се запушва и на THWH# се установява лог. 1 (напрежението, подадено на извод VCIN). Блокът Input Tri-State Logic заедно с двата резистора на входа му осигурява трето състояние (на висок импеданс) на изхода VSWH, т. е. и двата MOS транзистора са запушени и напрежението на изхода е 0, когато входът PWM е оставен свободен или му е подадено напрежение в определени граници. За нормалната работа на ИС и съответно на стабилизатора, в който е свързана, трябва на вход PWM да има лог. 0 за отпушване на транзистора LS и лог. 1 за отпушване на HS.

Постоянното напрежение на вход VCIN служи за захранване на ИС, като се препоръчва свързването между входа и маса на керамичен кондензатор 1 mF. Напрежението обикновено се осигурява чрез свързване на извода VCIN към VDRV през резистор със съпротивление 10 W, докато постоянното напрежение на VDRV служи за захранване на драйверите. И между този извод и маса трябва да се свърже същият кондензатор, както за входа VCIN. За нормалната работа на ИС трябва на входа за изключване DISB# да има лог. 1 и едновременно с това напрежението VCIN да е над 3,1 V, при което блокът UVLO (Under Voltage Lock Out) дава разрешение (лог. 1) чрез двувходовия елемент И за работа на блоковете GH Logic и GL Logic. При напрежение на VCIN под 2,7 V на изхода на UVLO и съответно на изхода на елемента И се получава лог. 0 и двата споменати блока запушват транзисторите HS и LS – схемата престава да работи. За изключване на работеща ИС е достатъчно на DISB# да се подаде лог. 0, която осигурява и лог. 0 на изхода на елемента И.

За осигуряване на достатъчно голямо напрежение на гейта на HS за нормална работа трябва между изводи PHASE и BOOT да се свърже кондензатор около 100 nF, който се зарежда през диода DBoot и напрежението му се сумира с това на изхода PHASE. Извод SMOD# (Skip-Mode) е предназначен за осигуряване на достатъчно голяма стойност на к. п. д. на стабилизатора при малък консумиран от него ток (Light-Load Condition). Това се постига чрез лог. 0 на извода, при което се запушва транзисторът LS и стабилизаторът работи в прекъснат режим. При голяма консумация на извода се подава лог. 1 и работят двата транзистора, при което стабилизаторът е в непрекъснат режим (Continuous Mode, Synchronous Mode). Сравнително по-рядко (в други ИС) същият ефект се постига чрез блок за откриване на нулев ток на бобината (Zero Cross Detection Mode) на стабилизатора, при което транзисторът LS се запушва. При появата на ток през бобината от транзистора HS автоматично LS се отпушва. Изводът на ИС в този случай се отбелязва с ZCD_EN#.

Постигането на добро охлаждане при малки размери на корпуса е наложило в значителна част от ИС на DrMOS да се използва известната от мощните MOS транзистори технология с медни пластини (Copper Clip Technology), която определя и често използваното наименование Copper Clip Package за корпусите.

Основни параметри на DrMOS
Най-голямата допустима стойност на постоянния изходен ток (Maximum Average Output Current) IO(AV), която ИС може да осигурява непрекъснато зависи (макар и слабо) обратнопропорционално от работната честота fSW. Например ИС от ред 2 на табл. 1 осигурява дадения IO(AV) при fSW=350 kHz, докато при fSW=1 MHz той е 32 А. Токът IO(peak) е импулсната стойност без да се уточнява максималната продължителност на импулса и която не винаги се дава в каталозите. С VO се означават границите, в които може да е изходното напрежение на ИС. Напреженията VIN (Output Stage Supply Voltage), VDRV (Gate Drive Circuit Supply Voltage) и VCIN (Control Circuit Supply Voltage) са съответно на MOS транзисторите (изходното стъпало), на драйверите за гейтовете им и на останалите блокове за управление. Честотата fSW  е най-голямата честота на ШИМ импулсите, при която ИС работи нормално. Консумираният от нея ток (Quiescent Current) e IQ, a UVLO (UVLO Threshold) е типичната стойност на напрежението VCIN, при която ИС се изключва, т. е. работата й е възможна само при по-големи напрежения.
Управлението на ИС става чрез импулси на вход PWM, поради което техните параметри задължително се дават в техническата документация, придружени от необходимите времедиаграми. Идея за последните е дадена на фиг. 5. Напрежението на лог. 1 на импулсите е VIH_PWM (PWM High Level Voltage), а това на лог. 0 е VIL_PWM (PWM Low Level Voltage). Когато импулсите преминават от лог. 1 в лог. 0 при напрежение VTRI_HI (Tri-State Upper Threshold) на входа PWM управлението се изключва, двата MOS транзистора се запушват и изходът преминава в трето състояние. Това продължава до достигане на VTRI_LO (Tri-State Lower Threshold). Времетраенето на третото състояние (Tri-state Hold-Off Time) tTSHO също е параметър с типични стойности 100 - 200 ns. Температурата на задействане на топлинната защита е TACT, а тази на изключване на защитата, т. е. на възстановяване на нормалната работа, е TRST.

Важен параметър е коефициентът на полезно действие h, който зависи от изходния ток, като има максимум при определена негова стойност. Това е показано на фиг. 6а, като по абсцисата е стойността на IO в А, а по ординатата – тази на h в %. Освен това h нараства с увеличаване на VO и намаляване на fSW. Обикновено в каталозите като параметър се дава най-голямата стойност (графиките на фиг. 6а са за ИС от ред 6 на табл. 2, която има макс. h=94%).

Входовете DISB и SMOD, чието предназначение и действие на съответстващите им блокове бе вече изяснено, работят с логически нива - с VIH_DISB и VIH_SMOD се означават минималните напрежения на лог. 1, а VIL_DISB и VIL_SMOD са максималните напрежения на лог. 0.

Разсейваната мощност PD е важна характеристика на DrMOS, но не се дава като параметър, тъй като зависи правопропорционално от IO и нараства с fSW. Поради това част от производителите дават тези зависимости като графики, един пример за каквито (на ИС от ред 2 на табл.1) е показан на фиг. 6б - по абсцисата е IO в ампери, а по ординатата е PD във ватове.

Интегрални схеми на DrMOS
Основните параметри на най-типичните съществуващи ИС са дадени в табл. 1 и табл. 2. Вижда се, че IO е между 20 и 60 А, а границите на VO не винаги се дават като параметър (в някои каталози VO е отбелязано върху схемата на свързване на ИС). Работната честота има като долна граница няколко стотици kHz (рядко се дава в каталозите), а горната типично е 1 MHz, но има ИС, работещи до 2 MHz (ред 10 на табл. 1). Стойностите на лог. 0 и лог. 1 на входовете DISB и SMOD практически винаги са еднакви и в голяма част от случаите съответстват на стандартните TTL логически нива. Габаритите на голямата част от ИС са 6х6 mm в съответствие с предписанията Rev.3.0 и Rev.4.0 на Intel, като дебелината зависи от технологията на конкретния производител, но рядко надхвърля 1mm.

Основни схеми на свързване
За работата на DrMOS на входовете им PWM трябва да се подават правоъгълни импулси с широчинноимпулсна модулация, които като неписано правило се генерират от контролер, обикновено специално разработен за ключови стабилизатори. Необходимите логически нива на входовете DISB и SMOD могат да се генерират от контролера или други схеми. Така основната схема на понижаващ стабилизатор съдържа две ИС и необходимите дискретни елементи. Пример, включващ ИС от ред 10 на таблица 2, е даден на фиг. 7, като се препоръчва контролерът да е ZSPM1000. Предназначението на част от елементите вече бе изяснено, към което трябва да се прибавят добре известните от понижаващите стабилизатори бобина LOUT и кондензатор COUT, както и връщането на специален вход на контролера на напрежението VOUT, с което се осигурява стабилизацията му чрез промяна на зададения от контролера коефициент на запълване d на импулсите на вход PWM. Желаната стойност на VOUT се определя именно от d.

При необходимост от стабилизатор с изходен ток, по-голям от IO на един DrMOS се използват многофазни стабилизатори с n на брой DrMOS, LOUT и COUT и един контролер, като на практика n e между 2 и 12. Практически винаги DrMOS са еднакви, при което се получава изходен ток nIO чрез успоредно свързване на изходите на n-те стабилизатора. Самият контролер трябва да има n изхода за свързване с входовете PWM на DrMOS. Пример за четирифазен стабилизатор с DrMOS е даден в ред 11 на табл. 1. Той осигурява VOUT=1,3 V, а максималният му изходен ток е 4 х 35 A = 140 A. Лесно е да се пресметне, че 12-фазният стабилизатор с DrMOS от ред 12 на табл. 2 може да осигури изходен ток 720 А.

Характерни приложения
DrMOS се използват в захранващите блокове на компютърни системи, за захранване на телекомуникационни и мрежови процесори, еднофазни и многофазни понижаващи ключови стабилизатори от типа Point-of-Load и подобни стабилизатори в захранващи модули с произволно предназначение, където компактните габарити имат основно значение.

Контролери за мощни MOS транзистори
Независимо от изтъкнатите сериозни предимства на DrMOS съществува и друга, не по-малко интересна концепция - дискретни мощни MOS транзистори, управлявани от специализирани микроконтролери с вградени драйвери, т. е. управлението отново съдържа само две ИС. В началото на годината компанията Microchip Technology съобщи за практическа реализация на тази концепция - пускането на пазара на серията MCP87018, MCP87030, MCP87090 и MCP130 мощни MOS транзистори и на микроконтролера МСР19111.