Новости при цифровоаналоговите и аналоговоцифровите преобразуватели
Начало > Електроника > Статии > Сп. Инженеринг ревю - брой 5, 2010
Аналоговият характер на заобикалящия ни свят и все по-голямото значение на цифровата електроника за обработка, обмен и съхранение на информация са основните фактори за незатихващия интерес към цифровоаналоговите преобразуватели (Digital-to-Analog Converter, DAC) ЦАП и аналоговоцифровите преобразуватели (Analog-to-Digital Converter, ADC) АЦП. Класическите им приложения нарастват и непрекъснато се появяват нови, което е причината за създаването на нови модели ЦАП и АЦП, реализирани единствено като интегрални схеми (ИС). Статията е посветена, с малки изключения, на пуснатите в редовно производство след 01.01.2008 г. Най-характерната им особеност е подобряването на параметрите съчетано с намаляване на постояннотоковата консумация.
Основни параметри на ЦАП
Разредност (Resolution) n – брой на разредите на входното число М.
Максимална стойност на изходната величина (Full Scale Range) FSR – тя би се получила с М=2n и е ток (Full Scale Output Current) IFS или напрежение (Full Scale Output Voltage) UFS в зависимост от вида на ЦАП. Реалната максимална величина се получава с М=2n-1.
Интегрална нелинейност (Integral Nonlinearity, Relative Accuracy) INL. При промяна на М с 1 би трябвало изходната величина да се измени в същата посока със стъпка DS=FSR/2n, която се означава като 1 LSB. Реалната стъпка е DSr, а най-голямата разлика DSr-DS представлява INL с мерна единица LSB.
Диференциална нелинейност (Differential Nonlinearity) DNL - разликата между промяната на изходната величина на идеалния ЦАП при изменение на М с 1 и тази на реалния. Мерната единица също е LSB.
Монотонност (Monotonicity) nr – реалният брой разреди (nrЈn) на входното число, при промяна на което в определена посока се гарантира изменение на изходната величина в същата посока или (в най-лошия случай) запазване на неизменна нейна стойност. В каталозите случаят nr=n се означава като Monotonicity Guaranteed.
Максимална входна честота (Maximum Input Rate, Maximum Clock Frequency). Най-голямата честота на смяна на М за осигуряване на нормална работа - измерва се в SPS (Samples Per Second) или еквивалентната й единица Hz.
Време за установяване (Settling Time) ts. То е от момента на подаване на М до установяване на изходна величина, различаваща се от точната с определена стойност. Времето е в сила при определен товарен капацитет и нараства с увеличаването му.
Грешка в нулата (Zero Code Error, Offset Error) e0 – реалната стойност (в LSB) на изходната величина при М=0.
Изходното съпротивление (Output Impedance) Ro, захранващото напрежение (Supply Voltage) VDD, консумираният ток (Supply Current) IDD или консумираната мощност (Power Consumption) PDD, максималното напрежение на логическата 0 на входовете (Input Low Voltage) VINL и минималното напрежение на лог. 1 (Input High Voltage) VINH имат същия смисъл, както при много други ИС.
Трябва да се има предвид, че IDD и PDD са право пропорционални на входната честота fCLK, поради което в каталозите се дават за няколко честоти или само за максималната. Освен това твърде често ЦАП са с две захранващи напрежения, поотделно за аналоговата им част AVDD и цифровата част DVDD, а логическите нива на управляващите входове (например входът за fCLK) може да са различни от тези на входовете за М.
ЦАП с токов изход (Current DAC)
Техният изходен ток към маса е IOUT=mIFS/2n, където m е десетичният еквивалент на М. Характерна особеност е, че класическите приложения използват създадени твърде отдавна, но все още масово произвеждани ИС, докато повечето от новите модели са главно за специфични приложения. Принципът на използването на ЦАП с токов изход (често се наричат и токови ЦАП) е даден на фиг. 1 - върху външния резистор R се получава напрежение UR=RIOUT, чиято стойност се задава чрез М. Реалното отстраняване на влиянието на R върху IOUT се осигурява чрез R<<Ro.
Няколко примера за ЦАП с токов изход са дадени в табл. 1. Тези в редове 1 и 2 са предназначени за предаватели (първият е с диференциални изходи), като напреженията от две еднакви схеми като тази на фиг. 1 се подават на входовете на квадратурен модулатор. Даденият в ред 3 има излизащ IOUT при "1" в старшия разред на М и влизащ при "0" и е предназначен главно за задаване чрез UR на постоянното изходно напрежение на ключови стабилизатори. Основно за комуникационни системи (например базови станции на GSM-мрежата) е предназначен ЦАП в последния ред, който също е с диференциални изходи, но има и памет за запомняне до 8 входни числа.
ЦАП с напрежителен изход (Voltage-Output DAC)
Значително по-разпространени са от предните, което определя и наличието на повече нови модели. По-голямата част се захранват с едно положително напрежение, но има и такива с второ за цифровата им част, както и модели с двойно захранване (например дадените в редове 1 и 4 на табл. 2) за осигуряване на двуполярно изходно напрежение. Обобщената структура на съвременен ЦАП от този вид е дадена на фиг. 2. Числото за преобразуване практически винаги се подава на последователен вход DIN и чрез входния управляващия блок ICL се записва във входния преместващ регистър IREG. Управляващите входове CNTR зависят от конкретната ИС, но практически винаги един от тях (SCLK или CLK) е за тактовата честота, а друг (CS) - за избор на ЦАП-а. От паралелния изход на IREG числото се записва във втория регистър REG, от който постъпва в резистивната матрица RM. Съществуват и ЦАП с един регистър, например дадените в редове 3, 6 и 8 в табл. 2. В една част от моделите (редове 1, 2, 4 и 7 на табл. 2) RM е R-2R матрица с напрежителен изход, а в други (редове 3, 5, 6 и 8) - делител от последователно свързани резистори с еднакви съпротивления (String DAC) и променян чрез числото коефициент на предаване. Често използвано наименование за последните е потенциометрични ЦАП. Принципни техни предимства са намалените спрямо R-2R матриците стойности на DNL и ts, а недостатък е броят 2n на резисторите. Необходимото за работата на RM опорно напрежение UREF в някои ЦАП (редове 6-8) е само постоянно и се осигурява от вградения блок REF, а в други се подава отвън и може да бъде и променливо. В този случай ЦАП работи и като умножаващ (Multiplying DAC) с приложения, подобни на цифровите потенциометри и параметърът му fRmax е максималната честота на UREF. Буферът BUF е за осигуряване на малко изходно съпротивление, но в някои случаи е усилвател с програмируем коефициент на усилване (например със стойности 1 и 2) за увеличаване на изходното напрежение. Част от съвременните ЦАП с напрежителен изход имат вграден блок POR (Power-On-Reset, Power Down Future) за автоматичното им изключване при захранващо напрежение под определена стойност (редове 1-3, 5, 6 и 8).
В табл. 2 са дадени основните параметри на ЦАП с напрежителен изход. Особеност на МАХ5661 е, че работи като напрежителен и токов с отделни изходи, поради което в таблицата някои от параметрите му са дадени поотделно за всеки от тях. Напрежителният изход може да бъде натоварен със съпротивителен товар над 2 kW или капацитивен до 1,2 mF, докато токовият изход осигурява върху резистивен товар напрежение до 37,5 V, но позволява и свързване на индуктивности до 1 Н. Специфично предимство на МСР4921 е буферният усилвател на входа за осигуряване на много голямо входно съпротивление, но по програмен път той може да бъде даван накъсо. Двете стойности на UFS се осигуряват чрез споменатото програмиране на изходния усилвател. Особеност на DAC121S101Q е използването на захранващото напрежение като опорно, с което е намалява броят на изводите на ИС. Единствената засега ИС с 36 ЦАП е M62370GP, предназначена главно за използване в домакински уреди. И накрая в таблицата е DAC8311, който вероятно е ЦАП с най-малкото изходно съпротивление.
Делта сигма ЦАП
Наименованието им се дължи на използването на DS модулатор със същия принцип на действие, както в съответния клас АЦП. Голямата разредност на тези ЦАП засега е недостижима за другите видове, а основните приложения са във висококачествени звуковъзпроизвеждащи апаратури с цифрови входни сигнали, например в DVD. Особености са използването на едно до три захранващи напрежения и множеството специфични параметри, които се виждат от табл. 3. Тактовата честота (Input Sampling Rate) fs е на постъпващите входни данни, THD+N е съвкупността на нелинейните изкривявания и собствения шум и Vrms е максималната средноквадратична стойност на изходното напрежение. Допълнително качество на дадените в първите два реда ЦАП е наличието на вграден цифров атенюатор (255 стъпки с големина 0,5 dB) за регулиране на изходното напрежение.
Основни параметри на АЦП
Същността на n, INL и DNL е както при ЦАП.
Обхват (Input Voltage Range, Full Scale) FS - най-голямото входно напрежение, което може да бъде преобразувано.
Вид и брой на входовете (Channel) – на всеки от тях може да се подава различно напрежение от това на останалите, но във всеки момент се преобразува само едно от тях. При несиметрични входове тяхното напрежение е само еднополярно и почти винаги положително, докато диференциалните входове позволяват двуполярни напрежения. Тогава старшият разред на изходното число показва полярността - обикновено "0" за положителни напрежения.
Време на преобразуване (Conversion Time) tCONV – от момента на подаване на входното напрежение до получаване на съответстващото му изходно число М.
Максимална честота на преобразуване (Maximum Sampling Rate) fCONV – най-големият брой преобразувания за 1 s с мерни единици kSPS и MSPS. Теоретически fCONV=1/tCONV, но практически тя е по-малка и се понижава с намаляване на захранващото напрежение UDD.
Горна гранична честота (Full-Power Bandwidth) FPBW - при нея и входно напрежение FS преобразуваното напрежение намалява с 0,1 dB или 3 dB (в зависимост от модела АЦП).
Отношение сигнал-шум (Signal-to-Noise Ratio) SNR=20lg(FS/UoN),dB, където UoN е изходното напрежение на шума, генериран в АЦП. Теоретически SNR=6,02n+1,76, dB, докато практически е с 2-4 dB по-малко.
Отношение сигнал-шум и изкривявания (Signal-to-Noise+Distortion Ratio) SINAD. При преминаване на входните сигнали през аналоговата част формата им леко се променя, което се оценява чрез коефициента на нелинейни изкривявания THD, а съвместното им влияние заедно с шума - чрез SINAD с теоретична стойност 10lg(1/(10-0,1SNR+100,1THD)), dB. Практически THD е твърде малък и SINAD е с 1-2 dB по-малък от SNR. Това позволява за приблизителна негова стойност често да се приема изчислената на SNR. По същия начин може да се постъпи и за реалния брой на разредите ЕNOB=0,166SINADdB - 0,292, по-малък или равен на n.
Важна група параметри са логическите нива на изходните импулси, техните продължителности и тези на фронтовете им, чиито определения се дават с времедиаграми в каталозите. Трябва да се прибави, че все по-често изходните импулси са в съответствие с някой от последователните интерфейси. За намаляване на постояннотоковата консумация на устройствата голяма част от съвременните АЦП имат вход SHDN за изключването им (всички блокове или с оставяне на включен интерфейс), когато не се използват. Допълнителен техен параметър е токът в изключено състояние (Power Down Current), отбелязван с IDD както този в работен режим.
Начинът на свързване към АЦП на други схеми има съществено значение за работата им и гарантиране на параметрите. Поради това в каталозите често се дават препоръчвани схеми на свързване, един пример за каквато е показан на фиг. 3.
АЦП с последователно приближение (SAR)
Наименованието им (Successive Approximation Register ADC, SAR ADC) се определя от принципа на действие – стойността на входното напрежение Ui се запомня в следящо-запомнящ блок S&H или T&H и най-напред се сравнява с половината от опорното напрежение UREF за формиране на старшия разред на М, който се записва в регистър. След това в зависимост от него Ui се сравнява с UREF/4 или 3UREF/4 за формиране на следващия разред и т.н. до младшия, т.е. необходими са n стъпки и значително tCONV за сметка на проста структура на ИС. Тъй като това са сравнително бавни АЦП изходът им практически винаги е последователен.
Напрежението UREF е от външен източник (АЦП в редове 1, 2 и 8 на табл. 4) или от вграден източник (редове 3-7 и 9-12), като в някои от последните съществуват и двете възможности. Задължителният вграден ЦАП в значителна част от новите модели е капацитивен (Capacitive DAV, Charge Distribution DAC, CDAC), който вместо резистори използва капацитети (АЦП в редове 1, 2, 5, 9-12). Предимствата са липсата на блок S&H (ЦАП изпълнява и неговата функция) и по-малките размери и цена на ИС, а известен недостатък са неголемите стойности на fCONV. Възможността за преобразуване на повече от едно напрежение обикновено се осъществява чрез аналогов мултиплексор на входа, като числото за всяко напрежение се записва в отделен регистър. По-рядко са ИС (дадените в редове 3, 4 и 7) с отделни преобразуватели за всеки от каналите, както и комбинация на двете възможности – например дадения в ред 11 съдържа два преобразувателя, всеки с мултиплексор с 3 диференциални входа. При промяна на работните условия на АЦП и с течение на времето върху входното напрежение се наслагва нежелана постоянна съставка (Offset) и се нарушава линейната зависимост на изходната от входната величина. Съществуват АЦП (например в ред 3) с блок за самокалибровка, чрез който частично се компенсират тези влияния.
Основните параметри на АЦП с последователно приближение са дадени в споменатата табл. 4, като логическите нива в изходите на тези в редове 1, 2 и 9-12 са съвместими с посочените интерфейси. Особеност на АЦП в ред 1 е, че автоматично се включва само при подаване на входно напрежение и се изключва при завършване на преобразуването. В АЦП от ред 4 е използвана т.нар. FemtoCharge Technology, която при използване на стандартен CMOS процес осигурява голяма fCONV при сравнително малка постояннотокова консумация и позволява “нетипични” приложения в радари, микровълнови и Wi-MAX приемници. Паралелният изход е АЦП в ред 6 може да се използва и като последователен, докато АЦП от ред 7 е с необичайно голямото входно съпротивление от 1 GW.
Делта-сигма АЦП
Освен това наименование (Delta-Sigma ADC, DS ADC) се използва и Sigma-Delta ADC (SD ADC). Това са най-евтините АЦП с n до 24, чиято минимална стойност доскоро бе 16, но вече има значително производство и на 12-разредни. Засега няма сериозно основания в скоро време да се очаква появата на АЦП с повече разреди. Сред основните предимства на DS АЦП са отпадането на необходимостта от схема S&H, от малки толеранси на изграждащите ги елементи и използването на цифрова схемотехника в около 90% от схемата. Най-важната им разлика от останалите видове АЦП е, че честотата на дискретизация е много по-голяма от максималната честота на преобразуваното напрежение (т.нар. Oversampling), което е причина за малката FPBW. Областта на приложение е прецизното преобразуване на нискочестотни напрежения, а специфичен параметър е честотата на импулсите на последователния изход (Output Data Rate) fOUT. Освен това в значителна част от АЦП за INL се използва измерението 10-6xFS, т.е. ppm of FS. Някои модели (например дадените в редове 2, 5 и 8 на табл. 5) имат вграден усилвател за входното напрежение с програмируем коефициент на усилване (обикновено 6-8 дискретни стойности), позволяващ преобразуването на много малки напрежения.
В табл. 5 са дадени основните параметри на DS АЦП. Този в ред 3 е двоен поради предназначението му за звуковъзпроизвеждащи стерео системи. В ред 7 е АЦП по новата технология Continuous-Time Sigma-Delta ADC, характеризираща се с нов тип интегратори, позволяваща много по-голяма fCONV от класическите DS АЦП и осигуряваща преобразуването на много малки напрежения поради по-ниския й собствен шум. Обща особеност на всички АЦП в таблицата са постоянните захранващи напрежения поотделно за аналоговата (АUDD) и цифровата (DUDD) част.
Бързи АЦП
Английският термин Flash ADC показва ясно, че те са с много голяма fCONV, чиито максимални стойности са над тези на останалите видове АЦП и от около 2 години навлязоха в GHz-овия обхват. Това е за сметка на малката n и значителната постояннотокова консумация, независимо от използваното от някои производители наименование маломощни АЦП (Low Power ADC). Сред многото специфични особености са блокът от регистри или памет с малък обем за запомняне на няколко изходни числа с паралелен изход за тях и корпусът с голям брой (между 100 и 300) изводи. В табл. 6 са дадени 3 примера за бързи АЦП.
Стъпални АЦП
Те също имат значително по-голяма fCONV от SAR ADC, но са с по-малка постояннотокова консумация от бързите АЦП. Основната причина за това е стъпалната им структура (Pipeline Architecture), съдържаща р-стъпала (от 2 до 4), всяко от които е k-разреден бърз АЦП (k също е 2 - 4). Действието й се изяснява чрез блоковата схема на фиг. 4.
Входното напрежение Ui се преобразува от стъпало 1 и се получават старшите k-разреда на изходното число М. На тях им съответства напрежение U1, като разликата UI - U1 се подава за преобразуване от второто стъпало. На неговия изход са следващите k-разреда на М, а съответстващото им напрежение е U2. По аналогичен начин разликата Ui - U1 - U2 формира последните k-разреда. И тук голямото бързодействие прави практически задължителен паралелният изход за М, който в не малко случаи е с двойна скорост (Double Data rate, DDR). Специфична особеност е, че ENOB може да се различава значително от n, като стойността му намалява с увеличаване на честотата fIN на входното напрежение. Например АЦП от ред 1 на табл. 7 има ENOB=12,6 при fIN=9,7 MHz и 11,2 за 200 MHz.
Характерни примери за стъпални АЦП с основните им параметри са дадени в табл. 7. Особености са диференциалният вход (или входове) за преобразуваните напрежения, сравнително тесните граници на малкото захранващо напрежение и голямата постояннотокова консумащия, достигаща в някои модели до 6 W. Повечето АЦП имат отделни захранващи напрежения за аналоговата и цифровата част, но в таблицата са дадени само тези за аналоговата част. Трябва да се отбележат и неголемите стойности на входното напрежение, което при това влияе върху максималната fCONV – тя намалява с увеличаването му.
Приложения
Основните приложения на разгледаните в статията съвременни ЦАП и АЦП са обобщени с табл. 8.
Вижте още от Електроника
Новият брой 9/2024