Съвременни памети

ПОДОБНИ СТАТИИ

Роботизирано лазерно заваряване

Дълбачни (щос) машини

Вибрационен анализ

Фактори при избора на сменяеми твърдосплавни пластини

Системи за управление на енергията в производството

Паметите отдавна са задължителна част на електронните устройства за обработка и обмен на цифрови данни. Сред тях все по-важно става мястото на твърдотелните памети, които в продължение на десетилетия бяха почти изцяло полупроводникови, като биполярните постепенно бяха изместени от MOS транзисторите. Последните продължават да са основен градивен елемент, но вече има и други решения с добри перспективи за приложение. В статията се разглежда съвременното състояние на най-интересните твърдотелни памети, техните основни особености и се дават сведения за интегрални схеми и модули. Освен класическите статични памети с произволен достъп (SRAM), са разгледани бурно развиващите се динамични памети с повишено бързодействие, новостите в електрически изтриваемите постоянни памети (ЕЕPROM), NV SRAM, бързите флаш памети (Flash Memory) и най-новите фероелектрични и магниторезистивни памети.

Вместо увод

По принцип паметите са основният фактор, който определя максималната скорост на обмен на данни (Peak Bandwidth) PBW по системната шина на цифровите устройства. Тази скорост е равна на произведението nfD от разредността n на шината и честотата на обмен на данни (Data Transfer Rate) fD по всеки от нейните проводници. През 1990 г. най-бързите микропроцесори бяха с тактова честота 33 MHz, докато fD на тогавашните динамични памети с произволен достъп (DRAM) бе само 2 пъти по-малка (16 MHz). Следващите разновидности на DRAM включително на синхронните DRAM (SDRAM) бяха 4-5 пъти по-бавни от микропроцесорите. Появиха се ESDRAM, в които повишеното бързодействие се постига чрез вграждане на малка статична оперативна памет - Cache SRAM. Независимо от всички тези стъпки днес тактовата честота на микропроцесорите продължава да е в пъти по-голяма от fD на най-бързите памети. Поради това е естествено да се търсят технологични и структурни решения, които да ограничават до минимум забавянето на работата на устройствата поради паметите и да осигуряват достатъчно голям обем.

Добре известно предимство на класическите DRAM е използването на еднотранзисторни клетки, което ги определя като паметите с най-голям обем. И при тях е естествен стремежът за увеличаване на бързодействието, ефективна първа стъпка за което са синхронните DRAM с двойна скорост на обмен на данните и означение DDR SDRAM, понякога съкращавано на DDR или DDR1. Идеята на действието им е подобна на тази на DDR SRAM и се състои в обменянето на данни с външните устройства не само по време на предния фронт на тактовите импулси, а и по време на задния фронт (фиг. 1а). Структурата, реализираща тази идея, е дадена на фиг. 1б. Запомнящата част на паметта се състои от два еднакви блока MCell1 и MCell2, на които постъпват синхронизиращи импулси от управляващия блок (Controller, Core) C с честота на паметта (Memory Frequency) f0. Буферът I/O съдържа двуканален мултиплексор, който по време на предния фронт е в положение 1 и чрез едната вътрешна n-разредна шина IB осъществява връзка между MCell1 и външната шина OB. По време на задния фронт мултиплексорът е в положение 2 и през другата вътрешна шина блокът MCell2 се свързва с OB. Честотата fCLK на обмен на данни по IB (Bus Frequency) е равна на f0, което означава, че паметта има fD = 2f0. Често fD се нарича ефективна честота на обмен на данни (Effective Clock Rate). Следователно нейното удвояване спрямо SDRAM става чрез запазване на скоростта на обмен с клетките на паметта и удвояване на разредността на вътрешната шина. Често използваните стойности на n са 16, 32 и 64, а в някои сървъри – 128 и 256. Максималната скорост на обмен на данни между DDR и външната шина е PBW=2nf0. Допустимите стойности на fD и PBW заедно с означенията на DDR са установени от стандарта JESD79 на JEDEC, който се спазва от всички големи производители на памети.

Запомнящите клетки в DDR са по принцип същите както в SDRAM и също притежават параметъра забавяне (Latency). Той представлява необходимият брой импулси за изпълняване на една операция, задавани като тактова комбинация от вида a-b-c, наричана Timing. В нея "а" са импулсите за изтегляне на адреса на колоните (Column Address Strobe) CAS Latency или tCL, "b" са импулсите за следващите команди за четене или запис (RAS to CAS Delay) с означения tRCD и Trcd и "c" са тези до следващите команди за запис или четене с означения tRP или Trp. Стойностите на a, b и с може да са еднакви или различни, като обикновено са 2, 2.5 или 3. Някои производители дават като параметър само tCL, чиято стойност зависи от режима на работа на паметта. Това е причината за използване на параметъра средна скорост на обмен на данни (Average Bandwidth) ABW, по-малък от PBW. Отношението APW/PBW е т.нар коефициент на полезно действие на изходната шина (Bus Efficiency), специфично за всяка памет и със стойности около 70%.

Корпусите на ИС на DDR обикновено са тип TSOP, чиято собствена индуктивност ограничава увеличаването на fD. Поради това все повече от новите DDR използват корпуси със сачмени изводи BGA и FBGA. Последните са с по-добри електрически характеристики и с около 30% по-добро охлаждане спрямо BGA, като същевременно осигуряват по-малки електромагнитни смущения между съседни памети.

Усилията за повишаване на fD по технологичен път срещат много затруднения и не са достатъчни за удовлетворяване на изискванията от все по-голяма PBW. По тази причина през 2001 г се появи второто поколение DDR, означавано като DDR2, което чрез нов тип организация постига при дадена fCLK удвояване на PBW на спрямо DDR. Структурата на DDR2 е дадена на фиг. 2а. Тук запомнящата част се състои от 4 еднакви блока МСА1-МСА4, а вътрешната шина IB е с 4 пъти по-голяма разредност от изходната шина ОВ. Импулсите от управляващия блок С по неговата изходна шина СВ са с честота fCLK, а тези по IB – с честота fIB = 2fCLK (фиг. 2б). По време на фронтовете 1 на времедиаграмите се обменят данни с блока МСА1, по време на фронтовете 2 – с МСА2 и т.н. Удвояването на разредността на IB и честотата fIB спрямо DDR обуславя fD = 4fCLK. Стойностите на fD са 533, 667 и 800 MHz, т.е. fCLK е между 133 и 200 MHz, а максималната скорост е съответно 8.5, 10.6 и 12.8 GB/s. Възприетите означения са DDR2-ххх, като “ххх” отново е стойността на fD. Специфична особеност е намаленото в сравнение са DDR захранващо напрежение с типична стойност 1,5 V за входно-изходните блокове и 1,8 V за останалата част на паметите. Примери за DDR2 са дадени в редове 3-5 на табл. 2.

През 2005 г. се появи третото поколение DDR3 SDRAM с означение DDR3-хххх, стойности на “хххх” 800, 1066, 1333 и 1600 и съответстващи максимални скорости 12.8, 17.1, 21.3 и 25.6 GB/s. Обемът на тези памети вече достигна 1 Gb, а захранващото им напрежение е намалено до 1,5 V, което води до понижаване на постояннотоковата консумация с около 30% спрямо DDR2. Структурата на DDR3 представлява по-нататъшно развитие на тази на DDR2, блоковете МСА (вж. фиг. 2а) са вече 8, което означава честота на изходните данни fD = 8fCLK. Пример за DDR3 е даден в последния ред на табл. 2.

Тези електрически изтриваеми постоянни памети са създадени през 1983 г. от Intel и съдържанието им при нужда може да се променя с помощта на електрически импулси. Обемът им е между 1 Kb и 4 Mb, като клетките представляват MOS транзистор с плаващ гейт. Записът на "1" означава натрупване на електрически заряд под гейта, който се запазва между 10 и 200 г. в зависимост от конкретния тип ИС. Изтриването представлява изтегляне на заряда чрез импулс и в клетката остава "0". Смяната на съдържанието в процеса на експлоатация се налага рядко и обикновено не е необходимо да се прави бързо. Поради това за осигуряване на малки размери и ниска цена на ИС значително по-разпространени са паметите с последователен извод (Serial Bus) за запис и четене, означавани като Serial EEPROM и използващи някой от протоколите за сериен обмен на данни (2-проводен интерфейс I2C и 3-проводни интерфейси Microwire и SPI). Примери за такива памети са в редове 1-6 на табл. 3.

Прекъсването на захранващото напрежение на SRAM означава загуба на записаните в нея данни. Този факт може да има сериозни последици и избягването му, особено в индустриалните системи, е наложително. Затова появилите се преди 20 години SRAM със запазване на съдържанието (Non Volatile SRAM) продължават да имат своето важно място. Освен SRAM те съдържат EEPROM, управляващ блок и батерия или акумулатор. Батериите са литиеви и осигуряват просто и евтино захранване. С тях NV SRAM могат да работят нормално най-малко 10 години, което предвид бързото морално остаряване на електронните устройства е напълно достатъчно. Недостатък е невъзможността да се осигури този срок при памети със значителна консумация. Този проблем не съществува при използването на акумулатори, което позволява увеличаване на обема, а експлоатационният срок нараства. Например при подобна NV SRAM на Maxim той достига 60 години. Зареждането на акумулатора става автоматично от вграден в ИС стабилизатор, когато й се подаде захранващо напрежение. Зареденият акумулатор осигурява съхранение на данните около 3 г. При намаляване на захранващото напрежение на паметта под определена стойност (VTP или Vswitch) управляващият блок за няколко десетки ms прехвърля данните във вградената EEPROM, където те не могат да се променят (записът в този режим е забранен) и същевременно осигурява захранването й от батерията. След възстановяване на външното захранване данните автоматично се връщат в SRAM и се осигурява нормалното действие на паметта.

Обемът на NV SRAM обикновено е между 16 Kb и 16 Mb, а записът и изтриването се правят дума по дума, като времето на четене и запис на всяка от тях е между 25 и 100 ns. Броят на циклите запис-триене (Endurance) е 105 - 106. В табл. 4 са дадени примери за ИС на NV SRAM.

В зависимост от начина на замасяване на S съществуват два вида флаш памети. Първият са NOR, създадени от Toshiba през 1984 г., в които S на всяка клетка е отделно замасен. Това означава успоредно свързване на клетките спрямо колоната и позволява самостоятелен запис и четене във всяка от тях, т.е. може да се работи с една или с друга клетка, което е аналогично на действието на логическите елементи NOR. Това действие е основното предимство на паметите NOR, което позволява използването им като класически RAM и за заместване на ROM. Същевременно скоростта на четене е голяма и достига до 100 MB/s. Изтриването се ускорява като се прави наведнъж за група от клетки (сегмент, блок). Недостатък на паметите NOR е сравнително голямата площ на клетките, която ограничава обема им до около 1 Gb (минимална стойност 16 Mb) и е предпоставка за по-висока цена. Освен това скоростта на запис е сравнително малка, а времето за изтриване – твърде голямо. Броят цикли запис-изтриване е от порядъка на 105, след което натрупваният заряд върху FG намалява и записът и четенето са съпроводени от грешки. Примери за NOR памети са дадени в редове 1-3 на табл. 5.

Вторият вид са паметите NAND, създадени също от Toshiba. При тях 8 транзистора са свързани последователно и действието им наподобява това на логически елемент NAND. Замасен е само S последния транзистор, което определя поведение като логически елемент NAND, по-малка площ на всяка клетка, по-голям обем на паметта (обикновено от 128 Mb до 16 Gb) и по-ниска цена на разред. Четенето се извършва на пакети с обем между 512 В и 2 КВ и е няколко пъти по-бавно в сравнение с паметите NOR. Записът се извършва в същите пакети, като скоростта е средно десетина пъти по-голяма от паметите NOR. Още по-бързо (няколко стотици пъти) е изтриването, тъй като се прави едновременно на 32 или 64 пакета. Този начин на четене, запис и изтриване е подобен на възприетия при твърдите дискове. Поради това, както и благодарение на бързо увеличаващия се максимален обем на паметите NAND, едно от големите им приложения е замяната на твърди дискове. Важно предимство на част от тези памети е увеличеният до 106 брой на циклите запис-изтриване. В редове 4-6 на табл. 5 са дадени основните параметри на такива памети.

Появяват се на пазара през 1999 г. и също представляват разновидност на NV SRAM. Структурата на клетките им е подобна на кондензатор с диелектрик от ферокристал (твърд разтвор на PbTiO3 и PbZrO3), последователно с който е свързан NMOS транзистор. За запис на лог. 0 транзисторът се отпушва, през него на кондензатора се подава постоянно напрежение около 1,5 V с определена полярност и диполите на кристала се подреждат в една посока. Записът на лог. 1 е аналогичен, но напрежението е с обратна полярност и диполите са в противоположна посока. И в двата случая подредбата се запазва след премахване на напрежението, т.е. в клетката се запомня съответният разред. За четене транзисторът също се отпушва и когато в клетката има лог. 0 на шината за данни се получава малък електрически заряд и съответно малко напрежение. При записана лог. 1 зарядът и напрежението са значително по-големи. Важна особеност е, че при четенето на "1" тя се губи (диполите се завъртат в положение, съответстващо на "0") и трябва да се възстанови. Времето на съхраняване на записа е между 10 и 45 години.

Основните предимства на FRAM са поне няколко пъти по-малкото време на четене в сравнение с флаш паметите, около 1000 пъти по-малкото време на запис, работата с десетина пъти по-малко напрежение и несравнимо по-големият брой цикли запис-изтриване (между 1010 и 1014). Освен това не е необходимо захранващо напрежение за съхраняване на записа, както при NV SRAM.